Cette calculatrice en VHDL a été conçue dans le cadre d'un projet pour le module Electronique Numérique en 1ère année du cycle ingénieur. Ce projet m'a permis de découvrir le VHDL et de consolider mes connaissances là dedans.
La calculatrice performe les opérations mathématiques suivantes :
- Addition
- Soustraction
- Multiplication
Les opérations sont effectuées sur des nombres signés de 2 digits, ce qui signifie que le signe des opérandes peut être positif ou négatif (intervalle de -99 à +99). Le guide utilisateur peut être trouvé dans le répositoire GitHub dédié à la calculatrice.
Le projet a été testé sur une carte Basys 3 de Digilent, une carte de développement FPGA populaire pour les projets de cours et d'apprentissage. Le développement du projet a lui été réalisé à l'aide du logiciel Vivado Design Suite de Xilinx.
Ce projet fut ma première expérience en VHDL peut être considéré comme un point de départ pour de futures expériences dans ce domaine.