sufex00 Goto Github PK

algoritmosgenetico

aprendizado-federado-aplicado-iot

collidingmice

ecom008_2014_1_03

ecom008_2014_1_13211699

Repositório para disciplina de estrutura de dados

escalabilidade

folhapagamento

gdg-android

gerenciadordehorario

har-federated-transfer-learning-in-pytorch

This is an unofficial implementation of Federated Transfer Learning using UCI Smartphone dataset

huffman_alv-ed

huffmandema-jamal-vino

mips

nibbleverilog

novao

project_pdi

projectnibble

O projeto consiste em implementar um processador de 8 bits com conjunto de instruções reduzido, cujo núcleo foi projetado com arquitetura Harvard e 4 estágios de pipeline. O nome do projeto é Nibble o qual possui apenas 6 instruções: ADD, ADDP, SUB, SUBP, END e MDUMP. As instruções são gravadas na memória de programa (também chamada de flash) e utiliza a memória RAM para armazenar os resultados das operações. O conteúdo do processador são os seguintes módulos: 1. 2. 3. 4. 5. 6. 7. 8. Memória de programa (ROM); Decodificador de instrução; Memória de dados (RAM); Multiplexadores; Módulo complemento a 2; Somador completo (8 bits); Registradores de carga paralela [1] (PC, ADDR, X, OP, Y e R) ; Módulo de controle central.

projeto-p4

projetoavl

projetodema

projetop2

projetoredesjogodavelha

smartmirror

smartmirror2

splat