vhdl-m2_sme's Introduction

Projet_vhdl

M2 SME: BE VHDL

Le projet consiste à développer un pilote de barre franche sur FPGA Binôme:

Morad Boukah
Prince Jacquet
Mouloud Ziane

Structure du répertoire tirer de Lien github vers le répertoire d'origin realiser par le groupe de

Sofiane AOUCI
Kassandra BONHOURE

Projets forunis par Master-EEA-SME pour le cours avec des examples d'applications :

SailingBoatSimulator Lien github de reference firmware Lien github de reference software Lien github de reference firmware tempalte
Projet de reference Lien github de reference VHDL_TP

Docs

On y trouve les documents liés au BE ainsi qu'un lien vers le rapport sur [Notion.so] (https://www.notion.so/Rapport-BE-VHDL-bd6d71cffa6a4e919778c3ece7504cd6)

TP de base

On y trouve les premiers projets d'initiation au développement en VHDL

Quartus 9
Cyclone II carte DE2

On y trouve le projet du BEs

Quartus 18.1
Cyclone IV carte DE0
Modelsim
Qsys

Celui-ci est structuré comme ci-dessous :

testbenches : C'est les fonctions VHDL qui nous permettent de tester les blocs de base sur le FPGA
functions : toutes les fonctions et blocs de base du projet
    FPGA : C'est les blocs VHDL principaux  (F1, F2, Anémomètre ... etc)
    SOPC : C'est les fonctions qui comprennent les blocs VHDL + les bus Avalon

Functions_dev : Le répertoire contenant le projet Quartus 18.1 pour le développement des blocs de base
    components: contient les composants simple (Diviseur, compteur, Timer, Bascule, ..)
SOPC_dev : Le répertoire contenant le projet Quartus et NIOS pour le développement du SoC

Recommend Projects