wissance / imagecapturesystem

A Xilinx IP Core and App for line scanner image capture and store

ImageCpatureSystem

Xilinx IP Core for Zynq 7k SoC for 2 channel image capture from CMOSIS/AWAIBA/Dragster linescanners. Data stored in separate RAM Area for each channel.

In very simple approach we work with C++ Standalone application (written in C style with structs, no classes). This app could do following:

1. Configure each scanner via SPI and AXI Quad SPI IP core
2. Managing image capture proccess (Start/Stop).
3. Store data in RAM

For alpha version we are planning to save captured data on uSD card and configure AXI VDMA Cores.

Main Contributors are:

Ushakov Michael (EvilLord666, [email protected]) Alex Petrov (veryniceguy, )

imagecapturesystem's Issues

Программа управления ядрами VDMA

Необходимо разработать standalone (bare-metal) приложение для управления ядрами VDMA.

Проверка цепочки чтения

Необходимо проверить на работоспособность модули image_capture_unit и linescanner2stream_convertor. Проверка будет осуществляться путем подстановки мимиков вместо оригинальных модулей.

Алгоритм обработки изображений

Точки, получаемый от линейных сканеров нужно обрабатывать, в результате должна быть получена диаграмма соотношения частот, а само устройство (IP-ядро) выступает в роли частотного детектора (частоты известные и заданные, по сути, необходимо будет опрделять номер частоты).

Альфа версия IP-ядра

Сейчас для выпуска альфа версии необходимо реализовать следующие задачи

#20
#18
#16
#23

Проблемы дизайна в Vivado

Назначал адреса для IP-ядер, подключаемых к AXI, все бы ничего, но валидация дизайна происходит только в том случае, если axi_vdma_0 и axi_vdma_1 проецируются в одну область памяти, видимо где-то есть проблема с дизайном или все же валидатор прав?

Verilog модуль для считывания данных с линейных сканеров Dragster

Вся логика по второй части ТЗ заключается именно в этом модуле:

1. Необходимо сконфигурировать два линейных сканера по SPI, при этом конфигурирование можно осуществлять когда по линии CS2 не выбрано устройство для обмена.
   Конфигурируются параметры разрядности и коэффициента усиления каждого линейного сканера.
2. Осуществить считывание всех четных битов матрицы с TAP A сканеров Dragster. Частота сканирования не менее 32000 строк в сек.

Модуль ядра Linux для взаимодействия с IP-ядром

Сейчас, получилось так, что сырые данные в ПЛИС должны обрабатываться и в итоге мы должны получать пару чисел, что, с одной стороны, для нас проще и удобнее, но теперь также появилось требование иметь модуль ядра PetaLinux (http://www.wiki.xilinx.com/PetaLinux) для передачи этих данных в приложение, запускемое из под ОС, кроме того, нужно из этого приложения проводить конфигурирование нашей системы. Наши модули зацеплены на шины AXI и AXI LIte.

Само управление линейными сканерами зацеплено на AXI QUAD SPI (согласно, https://www.xilinx.com/support/documentation/ip_documentation/axi_quad_spi/v3_2/pg153-axi-quad-spi.pdf для него существует драйвер для Linux). Однако, у нас есть модуль для общего управления всем IP-ядром (image_capture_manager), он зацеплен на AXI Lite. Нужно понять а возможно ли управление всем нашим IP-ядром из-под Linux, возможно, существуют готовые драйвера.

Общая схема работы устройства описана на Wiki:

https://github.com/OpticalMeasurementsSystems/VideoControlIP/wiki/%D0%90%D0%BB%D0%B3%D0%BE%D1%80%D0%B8%D1%82%D0%BC-%D0%B7%D0%B0%D1%85%D0%B2%D0%B0%D1%82%D0%B0-%D0%B8%D0%B7%D0%BE%D0%B1%D1%80%D0%B0%D0%B6%D0%B5%D0%BD%D0%B8%D0%B9

Архитектура разрабатываемого IP-ядра

https://github.com/OpticalMeasurementsSystems/VideoControlIP/blob/master/docs/Architecture.jpg

Тестирование инициализации датчиков линейных сканеров по SPI

После завершения работы по задаче #3 необходимо написать тесты с симуляцией работы для проверки взаимодействия image_сapture_manager и AXI QUAD SPI.
Назначил, пока, Александра, задача для одного (или всех вместе) студентов для изучения на живом примере одного из этапов разработки в Vivado.

Запись данных из RAM на uSD-карту

На данный момент данные складываются в оперативную память, для того, чтобы мы могли их проверять или как-то в дальнейшем работать с ними, их необходимо сохранять на uSD-карту в Standalone-приложении.

Реализовать элементарное считывание

Подзадача #2

Детектор частоты

Необходимо собрать модуль для определения частоты

На вход подаются прямоугольные импульсы одной либо другой частоты (f1 bk f2), если частота f1, то на выходе держим лог.1, для f2 - 0. В итоге получаем импульсы с модулированной скважностью, необходимо измерять время действия одной и другой частот.

Идентификатор текущей записанной ячейке

Мы работаем с памятью в циклическом режиме т.е. после достижения максимального адреса, например 0xFFFFFFFF, следующим адресом для записи становится 0х00000000, однако, если ранее были записаны какие либо данные, то мы не сможем грамотно отследить точку в которую сейчас осуществляется запись, т.е. необходимо данные выгребать буфером, например, по нескольку циклов записи + понимать где остановиться. Соответственно где-то должен осуществляться подсчет числа записанных ячеек (или в топовом модуле, или в самом AXI VIDEO DMA (если, такая возможность есть)).

Портирование проекта на целевой чип

Необходимо портировать проект на целевой чип.

Тестирование модуля image_capture_manager

Необходимо написать тесты для проверки логики работы модуля image_capture_manager (проверка изменения уровней сигналах на линиях image_capture_enabled и memory_clear). Тестирование должно быть проведено с учетом специфики взаимодействия по шине AXI (см. https://github.com/OpticalMeasurementsSystems/VideoControlIP/wiki/%D0%A2%D1%83%D1%82%D0%BE%D1%80%D0%B8%D0%B0%D0%BB%D1%8B-%D0%B8-%D0%BC%D0%B0%D1%82%D0%B5%D1%80%D0%B8%D0%B0%D0%BB%D1%8B-%D0%BF%D0%BE-Vivado-%D0%B8-Xilinx).
Для симуляции необходимо создать новый сэт для симуляции (см., пример, как реализовано в UshakovMV_StreamConvertorImpl хотя там еще не все доделано, но общая канва правильна).
Нужно автоматизировать процесс описания формы сигналов через tcl-скрипт (см., как реализовано в вышеупомянутой ветке, см. нашу вики по справочнику команд для скрипта).
Задача реализовывается в отдельной ветке, имя ветки SurnameLetters_Feature (в данном случае это будет, например BoyarintsevA?(вместо ? первая буква отчества)_ImageCaptureManagerTests). Естественно, если есть ошибки в коде модуля, то их нужно также будет исправить. После реализации в отдельной ветке и проверки этой реализации мной или Сашей, будет проведена операция слияния веток.

Создание модуля верхнего уровня и временных ограничений

Конфигурирование линейных сканеров Dragster

В рамках задачи #2 необходимо написать Verilog модуль для конфигурирования линейных сканеров по SPI. Требуется задавать величину коэф. усиления и разрадность АЦП используемую для преобразования интенсивности в код.

Чистка проекта

Нужно избавиться от всего, что генерируется в проекте автоматически, настроить все необходимые фичи (путь к воркспэйсу) и т.п.

Тестирование linescanner2stream_convertor

Для того, чтобы протестировать этот модуль необходимо отцепить Dragster (linescanner_image_capture_unit) и поставить эмулятор реального сигнала - linescanner_image_capture_unit_mimic, см. ветку PetrovAA_ConvertorTest.

Тестирование работы IP-ядра

После готовности плат нужно будет начать тестирование работоспособности IP-ядра, шаги тестирования описан на вики:

https://github.com/OpticalMeasurementsSystems/VideoControlIP/wiki/%D0%A2%D0%B5%D1%81%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B5-%D1%80%D0%B0%D0%B1%D0%BE%D1%82%D1%8B-%D1%81%D1%85%D0%B5%D0%BC%D0%B5-%D0%B2-%D1%80%D0%B5%D0%B6%D0%B8%D0%BC%D0%B5-%D1%81%D0%B1%D0%BE%D1%80%D0%B0-%D0%B8%D0%BD%D1%84%D0%BE%D1%80%D0%BC%D0%B0%D1%86%D0%B8%D0%B8-%D0%B2-%D0%BE%D0%BF%D0%B5%D1%80%D0%B0%D1%82%D0%B8%D0%B2%D0%BD%D1%83%D1%8E-%D0%BF%D0%B0%D0%BC%D1%8F%D1%82%D1%8C

Создание дизайн проекта для разрабатываемого IP-ядра

Необходимо создать Design проект в Xilinx Vivado, подключить необходимые для разработки IP-ядра (DDR3 и MIO и, возможно, что-то еще).
Идея использования IP-ядра заключается в следующем: оно должно конфигурироваться и должна быть возможность перебрасывать сканированные строки в PetaLinux, запускаемый на чипе Zync 7020 с SD-карты. Первоначально в ТЗ стоит задача организовать взаимодействие через RAM (в Vivado можно сконфигурировать какие адреса RAM можно отдать под ОС), но самый лучший вариант будет напрямую через драйвер IP-ядра, взаимодействующий с AXI.
Поэтому, дополнительно в Design проект нужно добавить использование IP-ядра AXI.

Вывод данных на UART

Сейчас есть необходимость вывода данных с линеек Dragster в UART, на скорости не менее 115200 кБ/с.

Модификация проекта

Необходимо модифицировать дизайн проект и приложение под проц в соответствие с изменениями в 2DImageProcessor и QuickSPI после того, как QuickSPI будет завершен.